clock frequency

These signals are summed in the fourth adder 56, which signal is supplied to the first input of the first phase detector 57, which another input is fed with the signal having the frequency f1′ from the clock frequency extractor 38.

Эти сигналы складываются в четвёртом сумматоре 56, сигнал с которого подаётся на первый вход первого фазового детектора 57, на другой вход которого поступает из выделителя 38 тактовых частот сигнал с частотой f[ .

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

This filtration is carried out with the second clock frequency f2 from the frequency multiplying unit 21 in the range of 0 to 2 in the respective one of the I and Q channels of the transmitting side.

Эта фильтрация осуществляется со второй тактовой частотой /2 с блока 21 умножения частоты в диапазоне от 0 до 2 в соответствующем из каналов I и Q передающей стороны.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

A first frequency adjustment extractor 36 is configured for forming a frequency adjustment signal for the clock frequency extractor 38 from the signals of the first and second units 29, 30 of the convolution with the first PRS.

Первый блок 36 выделения частоты подстройки предназначен для формирования сигнала подстройки по частоте для выделителя 38 тактовых частот из сигналов первого и второго блоков 29, 30 свёртки с первой ПСП.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The corresponding clock signal is formed at the second output of the clock frequency former 4.

Соответствующий тактовый сигнал формируется на втором выходе формирователя 4 тактовых частот.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The second output of the maximum in modulus selection unit 5 is connected to the input of the clock frequency discriminator 6.

Второй выход блока 5 выбора максимального по модулю значения соединён со входом выделителя 6 тактовой частоты.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

At the second output of the maximum in modulus selection unit 5 is formed a signal repeating with the clock frequency f.

На втором выходе блока 5 выбора максимального по модулю значения формируется сигнал, повторяющийся с тактовой частотой f.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

In the case where the initial sequence is the m-level symbol sequence, the first clock frequency f1 comes directly from the input.

В случае, когда исходной является последовательность m-уровневых символов, первая тактовая частота f1 поступает непосредственно со входа.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The embodiment of the clock frequency extractor 38 will be shown below.

Выполнение выделителя 38 тактовых частот будет дано ниже.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

Further the processor unit 22 forms a pulse-width signal having a constant clock frequency (pulse-width modulation).

Далее процессорный блок 22 формирует широтноимпульсный сигнал с постоянной тактовой частотой (ШИМ).

http://www.patentlens.net/ 1/4/2012

http://www.patentlens.net/ 1/4/2012

This filtering step is performed with the clock frequency (F).

Эта фильтрация осуществляется с тактовой частотой (F).

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The PLL unit in the clock frequency extractor 38 could be made in accordance with any known circuit.

Блок ФАПЧ в выделителе 38 тактовых частот может быть выполнен по любой известной схеме.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The method according to claim 1, wherein the step of adjusting the frequency spreading f to the clock frequency fr performed using a first frequency phase-locked-loop.

Способ по п. 1, отличающийся тем, что подстройку упомянутого разнесения по частоте к тактовой частоте, выделенной из принимаемого сигнала, осуществляют с помощью первой петли фазовой автоподстройки частоты.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The extracted signal with the clock frequency fr comes to one of inputs of the phase detector 96, at which another input is fed a signal from the second adjustable generator 92.

Выделенный сигнал с тактовой частотой f поступает на один из входов фазового детектора 96, на другой вход которого подаётся сигнал с выхода второго подстраиваемого генератора 92.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

In the case when the initial sequence is the m-level symbol sequence, the first clock frequency fx comes directly from the input.

В случае, когда исходной является последовательность m-уровневых символов, первая тактовая частота f поступает непосредственно со входа.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

a first and second filter units each intended for filtering the combined sequence with the second clock frequency M in the range of 0 to 2 in the respective one of the I and Q channels of the transmitting side;

первый и второй блоки фильтрации, предназначенные каждый для фильтрации объединённой последовательности со второй тактовой частотой M в диапазоне от 0 до 2 в соответствующем из каналов I и Q передающей стороны;

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011