PLL

The output of the third loop filter is the output of the PLL unit 156.

Выход третьего петлевого фильтра 128 является выходом 5 третьего блока 56 ФАПЧ.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The output of the first loop filter 108 is the first output of the first PLL unit 55.

Выход первого петлевого фильтра 108 является выходом первого блока 55 ФАПЧ.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The result of the multiplication in the thirteenth multiplier 107 through the loop filter 108 is fed from the output of the first PLL unit 55 to the input of the controlled frequency synthesizer 75 in the digital quadrature demodulator 67.

Результат перемножения в тринадцатом перемножителе 107 через петлевой фильтр 108 подаётся с выхода первого блока 55 ФАПЧ на вход первого управляемый синтезатор 75 частоты в цифровом квадратурном демодуляторе 67.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

We have discussed receiver synchronization and phase-locked loops (PLL) in particular.

В главе обсуждались синхронизация приемника и контуры фазовой автоподстройки частоты (ФАПЧ), в частности.

Sklar, Bernard / Digital Communications: Fundamentals and ApplicationsСкляр, Бернард / Цифровая связь. Теоретические основы и практическое применение

Цифровая связь. Теоретические основы и практическое применение

Скляр, Бернард

© Издательский дом "Вильямc", 2003

© Prentice Hall PTR, 2001

Digital Communications: Fundamentals and Applications

Sklar, Bernard

The signals obtained in the frequency formers 133-135 of one group are fed to the first and third PLL units 55, 57, and the signals from the frequency formers 136-138 of another group are fed to the second PLL unit 56.

Полученные в формирователях 133-135 частоты одной группы сигналы подаются в первый и третий блоки 55, 57 ФАПЧ, сигналы из формирователей 136-138 другой группы подаются во 20 второй блок 56 ФАПЧ.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

Hie signal of the frequency is produced from the first output of the second PLL unit 56 in the clock-frequency discriminator 42.

Сигнал частоты подаётся с первого выхода второго блока 56 ФАПЧ в выделителе 42 тактовых частот.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The PLL unit in the clock frequency extractor 38 could be made in accordance with any known circuit.

Блок ФАПЧ в выделителе 38 тактовых частот может быть выполнен по любой известной схеме.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

As mentioned above, the output signals of the quadrature conversion unit 41 come to the respective inputs of the first to third PLL units 55-57, where signals needed for normal signal reception are extracted from those signal from the unit 41.

Как уже отмечалось, выходные сигналы блока 41 квадратурного преобразования поступают на соответствующие входы первого-третьего блоков 55-57 ФАПЧ, где из этих сигналов 30 выделяются сигналы, необходимые для нормального приёма.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

This ambiguity elimination is performed by means of multiplying the bursts by the meander signal M obtained from the second output of the second PLL unit 56 in the clock-frequency discriminator 42.

Это устранение неоднозначности выполняется путём перемножения пачек на меандровый сигнал вида M, получаемый со второго выхода второго блока 56 ФАПЧ в выделителе 42 тактовых частот.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The clock frequency extractor 38 comprises a phase-locked-loop (PLL) unit configured for receiving the signal from the first frequency adjustment extractor 36 and for supplying signals (F).

Выделитель 38 тактовых частот содержит блок фазовой автоподстройки частоты (ФАПЧ), предназначенный для приёма сигнала с первого блока 36 выделения частоты подстройки и для выдачи сигналов с частотой (F).

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

The output signal of the third PLL unit 57 is fed to the input of the frequency component forming unit 58 which operation is described below.

Выходной сигнал третьего блока 57 ФАПЧ подаётся на вход блока 58 формирования частотных компонентов, работа которого рассматривается далее.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

The output of the first frequency former 120 and the second output of the second controlled frequency synthesizer 119 are the first and the second outputs of the second PLL unit 56, respectively.

Выход первого формирователя 120 частоты M и второй выход второго управляемого синтезатора 119 частот являются, соответственно, первым и вторым выходами второго блока 56 ФАПЧ.

http://www.patentlens.net/ 11/10/2011

http://www.patentlens.net/ 11/10/2011

After the step of filtering in the first loop filter 58, the extracted frequency adjustment signal is supplied to the clock frequency extractor 38 for tracking by the PLL system.

После фильтрации в первом петлевом фильтре 58 выделенный сигнал частоты подстройки подаётся в выделитель 38 тактовых частот для отслеживания системой ФАПЧ.

http://www.patentlens.net/ 11.11.2011

http://www.patentlens.net/ 11.11.2011

All of the PLL discussion in the previous sections has utilized what is called the linearized PLL model.

Обсуждение контура ФАПЧ, приведенное в предыдущих разделах, основывалось на линеаризованной модели контура ФАПЧ.

Sklar, Bernard / Digital Communications: Fundamentals and ApplicationsСкляр, Бернард / Цифровая связь. Теоретические основы и практическое применение

Цифровая связь. Теоретические основы и практическое применение

Скляр, Бернард

© Издательский дом "Вильямc", 2003

© Prentice Hall PTR, 2001

Digital Communications: Fundamentals and Applications

Sklar, Bernard